引脚号38;m2接PIO22,引脚号37;m1接PIO21,引脚号36;m0接PIO20,引脚号35。Р五、【日志与调试记录】Р第一周周二:Р今天老师分了组,发了课题,是数字电子钟。我先是好好地研究了一下课题要求,了解设计的要求,跟同组的同学一起讨论了设计要求后,大概对设计有了个清楚的概念,在脑子中也理出了头绪。因为有一段时间没有用过MAXPLUS2这个软件,我们首先熟悉了一下软件的环境,复习了一下EDA编程的大概步骤,经过一段时间的练习,对这软件慢慢熟悉起来了。在设计之初,我们首先建立总的文件夹clock,准备将所以的文件保存在这个文件夹下。然后我们开始了数字钟的设计,第一步,先是六进制计数器的设计,因为在学习EDA课的时候做过类似计数器的实验,不一会儿我们用VHDL语言编好了程序,在进行编译的时候出现了很多的语法问题,还有库选择有所遗漏等等问题,经过修改,编译通过之后,进行波形仿真,第一遍仿真结果没有达到预期的效果,于是我们又重新在程序里找问题,然后重新仿真后,发现进位位在产生进位后没有立即清零,后来对程序进行修改后,最后的波形仿真达到六进制计数器的结果,最后将六进制计数器封装好,以便给六十进制计数器调用。第一天只做到这些。Р第一周周五:Р因为六进制计数器已经做好,将它与十进制计数器74160根据原理图设计实现六十进制计数器。我们用原理图设计,重点就是把十进制计数器的进位位送到六进制计数器的使能端,其他的输入输出端根据需要加端子就好了,考虑到要把六十进制计数器的计数值分两位设计,所以在画原理图的时候将输出端分成两个端子。然后开始波形仿真的时候,我发现六十进制计数器不能够计数,对着原理图看了很久,一直觉得没有什么错误,后来发现总线的连接有点问题,所以就把总线那边的线再重新画了一次,再次进行波形仿真时,六十进制计数器的功能实现了,最后对六十进制进行封装,供顶层的数字钟调用。
全文预览