EDA课程设计设计电子时钟

。Р⑵能被400整除。Р只要满足上面一个条件就可以判断一个年份是闰年了,这里仅仅判断一个年份能否被4整除,并没有考虑到能否被100整除,但实际上考虑到电子时钟的使用寿命和现在的年份仅仅考虑能否被4整除就可以了。能被4整除的话就是闰年否则为平年,在二进制里如果一个数值能被4整除那它的低两位肯定都是“00”的。一个年份是平年还闰年只会影响二月份的总天数,其它的月份的天数都是固定的。Р三、秒表模块Р图2.31Р秒表功能模块相比其它模块来说较简单的,如图2.31所示,该模块只需要在8个10进制计数器子模块的基础之上就能够实现了,EN为计数器使能端,当EN为高电平的时候计数器有效,RESET为异步清零端,下面是一个十进制的计数器设计,即图2.31中的子模块SECOND的设计(结构体部分):Рarchitecture one of second isРsignal qtemp:std_logic_vector(3 downto 0):="0000";Рsignal couttemp:std_logic;РbeginРprocess(reset,en,clk)РbeginРif reset='0' then qtemp<=(others=>'0');couttemp<='0';РelseРif clk'event and clk='1' thenРif en='1' thenРif qtemp="1001" then qtemp<="0000";couttemp<='1';Р else qtemp<=qtemp+1;couttemp<='0';Р end if;Р?end if;Рend if;Рend if;Р图2.32为秒表模块功能仿真图,仿真过程中让使能EN有效,RESET清零无效,从仿真图可以看出,该模块的设计满足设计要求,即整个显示都是十进制的(0~99999999依次增加)。