FPC良率提升持续改善报告

不良率Р3.72%Р2.47%Р1.73%Р统合步留不良率Р30.86%Р32.94%Р25.53%Р①Р3.1%Р②Р2.0%Р③Р0.5%Р④Р1.0%Р⑤Р1.0%Р统合Р10.0%РGoal?(2月)Р3.3、Zastron TMD FPC 良率提升各小组改善目标:Р三、Zastron TMD FPC 良率提升改善小组(计划、目标)Р改善率为60%Р8Р四、良率提升改善小组改善小结(阶段性)Р改善项目Р不良写真Р要因工程Р具体要因Р改善对策Р实施日期Р1.线路不良РBlack HoleР黑孔传动不稳定形成条状残碳,镀铜后形成铜瘤,DES后造成线路不良.Р黑孔线改造[传动滚轮由1带4或6改成1带2]Р2009/01/20Р2.露铜不良РCVL PunchРCVL冲切胶丝反沾板面,镀金不上造成露铜.РCVL PI面冲切方向朝下,模具重新开立.Р2009/01/20РDESР干膜残留在板面,镀金不上造成露铜.Р①.去膜药液更换频率1次/3天更改为1次/天;?②.去膜新液补充由60L/H变更为150L/H.Р2009/01/05Р3.导体变色РDES/CVL前处理/CVL压合Р产品CVL压合前放置时间过久,板面氧化造成铜面导体变色.РDESCVL压合各工序间产品放置时间小于12H.Р2008/11/06Р4.CVL异物不良РCVL Punch/ DESР同露铜不良要因;?胶丝/干膜反沾在CVL下造成CVL下异物不良.Р同露铜不良对策.Р2009/01/20?2009/01/05Р5.金面划伤不良Р镀金后工序Р冲切刀模刀口划伤金面.Р刀模加装泡棉,且泡棉高度高于刀口保护金面不被刮伤.(刀口高度5mm,泡棉高度8mm)Р2008/12/23Р9Р五、各良率提升改善小组改善结果报告:? ①线路不良改善? ②露铜不良改善? ③导体变色? ④CVL异物不良改善? ⑤金面划伤不良改善