11全加器真值表和逻辑表达式4.1二进制加法器(Adder)1位加法器——半加器与全加器全加器(FullAdder)一位全加器逻辑电路图4.1二进制加法器(Adder)1位加法器——半加器与全加器全加器(FullAdder)一位全加器MOS管电路图4.1二进制加法器(Adder)1位加法器——半加器与全加器全加器(FullAdder)一位全加器集成电路版图4.1二进制加法器(Adder)n位并行加法器并行相加是指n位被加数中的每一位与n位加数中的各个对应位同时相加。n位并行加法器由n个一位全加器相互连接构成,其连接方式决定了该加法器的电路复杂程度和运算速度。行波进位加法器(RippleCarryAdder)4.1二进制加法器(Adder)行波进位加法器(RippleCarryAdder)结构特点该加法器每一位的进位输入均由相邻的低位送来,在最高位(n-1)得到最后的进位输出Carry,输出的“和”SUM则从各个相应位取得。性能特点:电路简单、规则,易于IC版图的设计与实现;主要缺点:进位信号是从最低位向最高位逐级传递的(就是所谓的行波),只有这样才能获得正确的结果;延迟计算4.1二进制加法器(Adder)两个重要的变量从一位全加器的逻辑表达式中可以导出两个只和参与运算操作数相关的变量G和P:其中G称为进位产生函数,即若G=1,无论该全加器的进位输入如何,都会有进位输出Cout产生。P则称为进位传递函数,若P=1,则该全加器的进位输入才可以参与生成进位输出Cout。于是,一位全加器的逻辑运算表达式也可以用下式表达:4.1二进制加法器(Adder)旁路进位加法器(CBA:CarryBypassAdder)旁路进位加法器的结构特点是将N位的加法运算划分成多个4位的分组,组内采用行波进位的连接方式,在此基础上,通过进位旁路选择逻辑将各个分组连接在一起,构成实际的N位旁路进位加法器。
全文预览
