A是合法的,而8’□h□2A或8’h2□A都是非法的。c、如果定义的位宽比实际的位数长,通常在左边补0,但如果数的最左边一位为x或z,就相应的用x或z在左边补位。如:10’bx0x1,在左边补x,xxxxxxx0x1。如果定义的位宽比实际的位数小,那么最左边的位相应的被截断。如:3’b1001_0011实际与3’b011相等。d、数值常量中的“z”可以用“?”来代替,如:2‘b1?表示2位的二进制数,其中的一位是高阻状态。2).实型数及其表示:Verilog中的实数可以用十进制表示法与科学计数法两种格式来表示,例如: 1.2 //十进制计数法 0.5 128.7496 1.7E8(指数符号可以是e或E) //科学计数法 57.6e-3 123.374_286_e-9?如果采用十进制格式,小数点两侧都必须至少有一位数字,否则为非法表示形式。无效的格式: .25 3. 7.E3 .8e-2☆实数可以转化为整数,根据四舍五入的原则,而不是截断原则。当将实数赋给一个整数时,这种转化会自行发生。例如,在转化成整数时,实数25.5和25.8都变成26,而25.2则变成25。3)字符串在Verilog中,字符串大多用于显示信息的命令中。字符串常量是用双引号括起来的字符序列串,它必须包含在同一行中,不能分成多行书写。若字符串用作VerilogHDL表达式或赋值语句中的操作数,则字符串被看作用8位的ASCⅡ值序列,即一个字符对应8位的ASCⅡ码。例如:字符串“ab”等价于16'h6162。它具有与“字符串里包含的字符个数乘以8”相等的位宽。字符串变量是寄存器型变量。例如:存储12个字符的字符串“HelloChina!”需要8*12,即96位宽的寄存器。注:字符串中的特殊字符必须用“\”来说明。?\n 换行符?\t Tab键?\\ 符号\?\* 符号*?\007 3位八进制数对应的ASCII值
全文预览
