必须是一个全加器。2、半加器设计半加器真值表半加器原理图半加器仿真波形3、一位全加器设计一位全加器可以由两个半加器和一个或门连接而成。一位全加器原理图一位全加器仿真波形4、四位全加器4位全加器可以看做四个1位全加器级联而成,首先采用基本逻辑门设计一位全加器,而后通过多个1位全加器级联实现4位全加器。四位全加器原理图四位全加器仿真波形六、实验结论与体会采用图形编程法实现了四位全加器的设计,并完成了电路的设计编译、综合、逻辑仿真。实验四时序电路设计一、实验目的1、学习利用EDA工具设计简单时序电路。2、掌握简单时序电路的分析、设计、波形仿真、器件编程及测试方法。二、实验设备1、基于CPLD的数字电路实验系统。2、计算机。三、实验内容用D触发器DFF(或74LS74)构成的4位二进制计数器(分频器)。四、实验方法根据D触发器的特性设计4位二进制计数器电路,并在实验板上进行验证。五、实验过程1、4位二进制计数器电路异步计数器是指输入时钟信号只作用于计数单元中的最低位触发器,各触发器之间相互串行,由低一位触发器的输出逐个向高一位触发器传递,进位信号而使得触发器逐级翻转,所以前级状态的变化是下级变化的条件,只有低位触发器翻转后才能产生进位信号使高位触发器翻转。异步计数器的工作原理如下图,通常由于采用异步时钟,工作延时比较大。2、建立波形文件,对所设计电路进行波形仿真。并记录Q0、Q1、Q2、Q3的状态。3、对所设计电路进行器件编程。将CLK引脚连接到实验系统的单脉冲输出插孔,4位二进制计数器输出端Q0、Q1、Q2、Q3连接到LED显示灯,CLR、PRN端分别连接到实验系统两个开关的输出插孔。4、由时钟CLK输入单脉冲,记录输入的脉冲数,同时观测Q0、Q1、Q2、Q3对应LED显示灯的变化情况。六、实验结论与体会通过这次的实验,我对计数器无论从功能还是原理方面都有了较为系统的了解和学习。
全文预览
