fpga数字跑表

;if(mh==5)mh<=0;elsemh<=mh+1;endelseml<=ml+1;endendmodule(3)显示模块:moduleXS7D(DIN,DOUT);?input[3:0]DIN;?output[6:0]DOUT;?reg[6:0]DOUT;?always(DIN)?begin case(DIN)0:DOUT='b1000000;1:DOUT='b1111001;2:DOUT='b0100100;3:DOUT='b0110000;4:DOUT='b0011001;5:DOUT='b0010010;6:DOUT='b0000010;7:DOUT='b1111000;8:DOUT='b0000000;9:DOUT='b0010000;10:DOUT='b0001000;11:DOUT='b0000011;12:DOUT='b1000110;13:DOUT='b0100001;14:DOUT='b0000110;15:DOUT='b0001110;endcaseendendmodule2.3总体框图设计2.4管脚锁定图三、课程设计体会FPGA即现场可编程门阵列,它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。通过学习制作数字跑表,我对于可编程逻辑器件有了更加深刻地体会。这次实验设计,我的分频模块和显示模块都令我特别头疼,但是在认真的学习过后,我认识到了一些错误和漏洞,我正确的改正了由于分频过快导致的秒表不准。改正之后,我的数码管却无法显示数字,通过我认真的研究,我发现数码管共阴极和数码管共阳极的概念混淆,改正之后,我的数字跑表正常的工作了。总体来说这次实验对于我的提升很大,我在课程设计动手实践方面有进步了不少。