VHDL的教案

(loopstatements)用途:用于实现重复的操作。(1)for循环语句的一般书写格式:<循环标号>:for<循环变量>in<范围>loop<语句>;endloop<循环标号>;(2)While循环语句一般书写格式为:<循环标号>:while<条件>loop<语句>;endloop<循环标号>;2、条件性的迭代循环语句(conditionaliterationsstatements)一般书写格式为:next<循环标号>when<条件>;4.6生成语句(generate)一般书写格式为:生成标号:生成方案GENERATE{生成语句};ENDGENERATE[生成标号];4.PONENT元件名GENERIC说明----参数说明PORT说明----PONENT;4.PONENT_INSTANT)一般书写格式为:标号名:元件名PORTMAP(信号,…..);1、映射方法有两种:位置映射和名称映射。①位置映射方法②名称映射方法4.9延时语句在VHDL语言中存在两种延时类型:惯性延时和传输延时1、惯性延时------器件延时2、传输延时-----总线延时,连接线的延时及ASIC芯片中的路径延时。4.10多驱动器描述语句在VHDL语言中,创建一个驱动器可以由一条信号代入语句来实现。当有多个信号并行输出时,在构造体内部必须利用代入语句,分别对每个信号创建一个驱动器。例如:b和d输出共同驱动信号a。ArchitecturearchsampleofsampleisBegina<=bafter5ns;a<=daftre5ns;Endarchsample;4.11VHDL语言构造体的子结构描述一、block语句结构描述1、书写格式块结构名:blockbegin……..endblock块结构名2、block块和子原理图的关系二、subprogram语句结构描述在VHDL语言中子程序有两种类型: