3位二进制同步加法计数器(无效状态为001100)74LS161构成240进制同步计数器序列信号发生器

六从上面的仿真图形可知,实现的功能是计六个数,分别是 765320 按照减法的规律递减变化,六个数计满之后触发器随即清零,从新开始计数。检查自启动将无效态( 000 ,101 )带入状态方程,输出方程进行计算 000 111 110 101 011 010 结果均为有效态故能自启动,次态图为: 001100 000 111 110 101 011 010 3序列信号发生器(序列 101001 ) 3.1 基本原理序列信号发生器是能够依据时钟信号输出规定序列代码的一种时序电路。序列信号发生器的设计法方法同序列检测器,只是不存在输入信号 X。 3.2 设计过程 3.2.1 特性表发生序列是 101001 但是要注意发生信号要从低位开始,即从右到左开始发生,千万别弄错顺序。 3.2. 2驱动方程状态方程状态方程:12 nQ ?= 1 nQ 2 nQ + 1 nQ 2 nQ 11 nQ ?= 1 nQ + 0 nQ 1 nQ 10 nQ ?= 2 nQ 0 nQ + 0 nQ 1 nQ + 1 nQ 0 nQ 驱动方程: J 2= 1 nQ K 2= 1 nQ J 1=1K 1= 0 nQ J 0= 2 nQ 1 nQ K 0= 1 nQ Q 2 nQ 1 nQ 0 nF 0001 1110 1100 1011 0110 0101 3.2.2 输出方程 F的卡诺图: 00 01 11 10 1x01 x100 图 2.4 根据卡诺图化简可得输出方程 F= 1 nQ + 2 nQ 0 nQ = 1 nQ 2 nQ 0 nQ 2.3 设计电路图实验结果可通过数字显示器的数字变化和灯泡亮灭对比检验, 较直观易懂, 容易验证电路是否正确。实验用三片 74LS112 芯片, 一个示波器, 三片 74LS00 芯片, 三个灯泡一个数码管,一个信号发生器组成。 Q 1 nQ 0 nQ 2 n01