数电课程项目-下降沿触发的JK-FF组成四位同步加计数器SHANGHAIUNIVERSITY数字电子技术课程实践项目学院机电工程与自动化学院专业电气工程及其自动化班级电气7班学号11123548姓名孟蔓菁用下降沿触发的JK-FF组成四位同步加计数器、异步加计数器下降沿触发的JK-FF组成四位同步加计数器同步加计数器:同步计数器中,所有触发器的CP端是相连的,CP的每一个触发沿都会使所有的触发器状态更新。实验电路图:实验原理:同步计数器中各触发器的CP端输入同一时钟脉冲,因此触发器的翻转状态就由它们的输入信号J、K端的状态决定。时钟方程CP0=CP1=CP2=CP3=CP2.驱动方程3.状态方程4.状态图列状态转换真值表6.理论波形图7.实验波形图Q0波形:Q1波形Q2波形Q3波形下降沿触发的JK-FF组成四位异步加计数器异步计数器是在做加1计数时是采取从低位到高位逐位进位的方式工作的。因此其中的各个触发器不是同步翻转的。按照二进制加法计数规则,每一位如果已经是1,则再计入1时应变为0,同时向高位发出进位信号,使高位翻转。实验电路图:1、时钟信号CP0=CPCP1=Q0CP2=Q1CP3=Q22、驱动方程J0=K0=J1=K1=J2=K2=J3=K3=13、状态方程真值表每16个CP循环一周5、理论波形图6、实际波形图Q0波形Q1波形Q2波形Q3波形
全文预览
