r//1τ== ffτ.8)。Р Р不要答题Р 解: Р Vout=A(B+C) Р (1) 因为Φ=0 时,当A,B是高电平时,C1和C2都充电到高电平。当Φ=1 时,CР 为高电平使C2放电到 0。而因为A是低电平,V1保持预充的高电平 5V。当Р A变高,C变低后,引起电荷分享,使V1下降,V1由下面两种情况中高的Р 电平决定: Р C1Р 1 VV DD DD −−= VV TN )(Р C2 ……………①Р 5РVР V = DDР 1 CР 1+ 2Р C1 ………………………………②Р 由①得:V1=3.2V Р 由②得:V1=3.5V Р 所以电荷分享后V1的高电平下降为 3.5V。该电平送入CMOS反相器,使MP2饱和Р 导通,MN1线性导通。Р 2 2 2Р 有KN2[(V1-VTN) -(V1-Vout-VTN) ]=KP2(V1-VDD-VTP)Р 2Р 忽略Vout 项,代值得:Vout=0.045V Р 1Р f =Р max + tt )(2Р (2) rf 21 Р CР t τ== 8.18.1 1Р f 1 f 1 VKР DDNeff Р L + 2CC DР tr 2 τ r == 8.18.1Р 2VK DDP Р -10Р 代值得:tr2=1.32×10 s,fmax=2.5GHz Р Р七、(15 分)如图是什么功能电路,如果要求输出在时钟上升边变化,标出Р 每个传输门的时钟信号 ck;根据给出的输入波形画出输出波形(假定Р 初始时输出是低电平);利用这个电路实现 T 触发器功能(T=1 输出翻Р 转,T=0 输出保持),如何增加控制电路,画出实现的逻辑图。Р 6Р解: Р输出波形Р 加入控制电路如下得到 T 触发器Р out += QTQTVР = VQ outР实现逻辑: out out += VTTVV out Р Р 7
全文预览
