RAM集成电路芯片,它有地址线( )条,数据线( )条。Р 6.已知被转换的信号的上限截止频率为10kHz,则A/D转换器的采样频率应高于( )kHz;完成一次转换所用的时间应小于( )。Р 7.GAL器件的全称是( ),与PAL相比,它的输出电路是通过编程设定其( )的工作模式来实现的,而且由于采用了( )的工艺结构,可以重复编程,使用更为方便灵活。Р 二、根据要求作题:(共16分)Р 3. Y?AB?BC。Р 2、图1、2中电路由TTL门电路构成,图3由CMOS门电路构成,试分别写出F1、F2、F3的表达式。Р 三、已知电路及输入波形如图4所示,其中FF1是D锁存器,FF2是维持-阻塞D触发器,根据CP和D的输入波形画出Q1和Q2的输出波形。设触发器的初始状态均为0。(8分)Р 四、分析图5所示电路,写出Z1、Z2的逻辑表达式,列出真值表,说明电路的逻辑功能。(10分)Р 五、设计一位8421BCD码的判奇电路,当输入码含奇数个“1”时,输出为1,否则为0。要求使用两种方法实现: (20分)Р (1)用最少与非门实现,画出逻辑电路图;Р (2)用一片8选1数据选择器74LS151加若干门电路实现,画出电路图。Р 六、电路如图6所示,其中RA=RB=10kΩ,C=0.1μf,试问:Р 1.在Uk为高电平期间,由555定时器构成的是什么电路,其输出U0的频率f0=?Р 2.分析由JK触发器FF1、FF2、FF3构成的计数器电路,要求:写出驱动方程和状态方程,画出完整的状态转换图;Р 3.设Q3、Q2、Q1的初态为000,Uk所加正脉冲的宽度为Tw=5/f0,脉冲过后Q3、Q2、Q1将保持在哪个状态? (共15分)Р 七、集成4位二进制加法计数器74161的连接图如图7所示,LD是预置控制端;Р D0、D1、D2、D3是预置数据输入端;Q3、Q2、Q1、Q0是触发器的输出端,
全文预览
