全文预览

数电实验:计数器电路

上传者:业精于勤 |  格式:docx  |  页数:10 |  大小:0KB

文档介绍
用反应清零法将74LS161构成九进制加计数器。工作原理自行分析。РРРРРРРРРРРРРР2 6 5 4 3РD C B A RD CP RCO 15 10 1 ET 74LS161 7 LD 1 1 EP 9 QA QB QC QDР14 13 12 11Р1Р74LS00Р图7.4 用反应清零法将74161接成九进制计数器Р4.4.2反应置数法Р 反应置数法适用于具有预置数功能的集成计数器。对于具有同步预置数功能的计数器来说,在计数过程中,可以将它输出的任何一个状态通过译码,产生一个预置数限制信号反应到预置数限制端,当下一个CP脉冲作用后,计数器就会把预置数输入信号状态置入输出端,预置信号消逝后,计数器就从被置入的状态起先重新计数。如图7.5所示,采纳反应置数法,,工作原理自行分析。 Р 1 Р2 1 6 5 4 3 D C B A RD CP RCO 15 10 1 ET 74LS161 7 LD 1 EP 9 QA QB QC QDР14 13 12 11Р74LS04 图7.5 用反应置数法构成九进制加计数器Р5试验内容РРРРРРРРРРРРРР5.1 测试中规模集成计数器74LS161的逻辑功能Р自拟试验步骤以及测试中规模集成计数器74LS161的逻辑功能用的表格。 5.2用74LS161构成10进制的加法计数器,并进展数码显示。 〔1〕 画出逻辑电路图Р〔2〕 自拟试验步骤以及测试10进制加法计数器功能用的表格。Р5.3 时钟脉冲由多谐振荡器产生,并且能够在必须范围调整振荡器的频率。 6试验报告及思索题Р6.1整理试验数据,记录试验结果。Р6.2写出用74LS161构成10进制的加法计数器的分析过程以及多谐振荡器的工作过程。Р6.3在试验中出现的问题进展分析。РРРР本文来源:网络收集与整理,如有侵权,请联系作者删除,谢谢!

收藏

分享

举报
下载此文档