汽车尾灯控制电路 verilog课设

~brake&haz) Р //next_state=full; Р else Р next_state=bl2; Р?state[bl2_pos]:if(~brake) Р next_state=l1; Р //else if(~brake&haz) Р //next_state=full; Р else Р next_state=bl3; Р?state[bl3_pos]:if(~brake) Р next_state=l1; Р else Р next_state=bl1; Р Р default:next_state=idle; Р?endcase Р?end Р//output logic Р?assign la=state[3], Р lb=state[4], Р lc=state[5], Р ra=state[2], Р rb=state[1], Р rc=state[0];Р//2hz clock Р/* divn # (.WIDTH(25), .N(25000000)) Р CLOCK_50 u0 ( Р .clk(CLOCK_50), Р .rst_n(nrst), Р .o_clk(cp)Р ); */РendmoduleР五、心得体会РVerilog语言是目前电路设计中不可缺少的语言之一,其在电子信息、通信、自动控制及计算机领域中的重要性日益突出。通过本次课程设计,使我对Verilog语言有了更深一步的了解,也对Quartus II软件的使用方法和设计流程也有了更进一步的认识。在课程设计过程中,我和同组同学共同讨论,期间遇到不少问题。但每一个问题我们都会认真修改、调试,并积极向老师和同学寻求帮助,直到没有错误为止。这也提高了我们独立思考与团队合作的能力。总之,此次课程设计不仅对之前可编程设计的理论学习进行了实践,更为我今后的专业学习打下了良好的基础。