图5.1(b)可知,在500ms前为低电平,在500ms时翻转为高电平,可判定该模块可行。5.2计数器模块此模块包括秒计数器、分计数器、时计数器以及功能按键的设计。程序说明:1.由分频模块产生1Hz的时钟信号,输入计数60的秒计数器模块电路,等计数至60的瞬间,进位至计数60的分计数器模块电路加1,同时秒计数器模块电路也清除为0再重新计秒。2.分计数器模块电路和时计数器模块电路功能基本相似。时计数器模块电路计数为24,在计数至23的时,再来一个高电平,计数器模块全部清0,再重新计数。3.三组计数电路中的计分和计时数据传给闹钟模块,通过闹钟模块再和计秒数据一起传给位选模块,位选模块产生一组输出信号,而控制这个输出的信号为SEL[2..0]。4.由于取得的信号不论是时、分、秒,都将以十进制表示,所以先将这个十进制表示的时、分、秒转换成两个数位的BCD码。5.2.1秒计数器模块秒计数模块和秒计数模块的波形仿真如下图5.2.1(a)和5.2.1(b)所示:图5.2.1(a)秒计数模块图5.2.1(b)秒计数模块波形仿真图模块功能介绍:clk是时钟型号输入端;reset是清零键,低电平有效;setmin是分钟调时按键,高电平有效;enmin是进位输出端;daout[6..0]是显示输出端,连接位选模块,再经显示模块译码后输出显示在七段码上。从图5.2.1(b)可以看出,当按下reset键时,计数器清零,重新计数;按下setmin键时,daout[6..0]是显示输出端输出的信号不变,同时enmin进位输出端输出与时钟信号周期相同的脉冲信号,进入分钟计数模块,驱动分钟模块工作;当计数器计数到59时,再来一个脉冲模块清零,并且重新计数。由此可以判定,该模块能实现全部预想功能,程序编写正确。5.2.2分计数器模块分计数模块和分计数模块的波形仿真如下图5.2.2(a)和5.2.2(b)所示:
全文预览
