全文预览

毕业论文(设计)基于Verilog数字秒表说明书

上传者:科技星球 |  格式:doc  |  页数:14 |  大小:0KB

文档介绍
n_st=s1;wei<=4'b0111;duan<=shi_h; end endcase end endmodule (5 )数码管显示模块图8 数码管显示模块原理图设计原理: 设输入的 a[3:0]4 位码输出控制 7 段共阳数码管的 LED7S[6:0] ,输出信号 LED7S[6:0] 的 7 位分别接共阳数码管的 7个段,高位在左,低位在右,接有低电平的段发亮源程序: module decl7s (a,led7s); input[3:0]a; output[6:0]led7s; reg[6:0]led7s; always@(a) case(a) 4'b0000 :led7s<=~7'b0111111; 4'b0001 :led7s<=~7'b0000110; 4'b0010 :led7s<=~7'b1011011; 4'b0011 :led7s<=~7'b1001111; 4'b0100 :led7s<=~7'b1100110; 4'b0101 :led7s<=~7'b1101101; 4'b0110 :led7s<=~7'b1111101; 4'b0111 :led7s<=~7'b0000111; 4'b1000 :led7s<=~7'b1111111; 4'b1001 :led7s<=~7'b1101111; 4'b1010 :led7s<=~7'b1110111; 4'b1011 :led7s<=~7'b1111100; 4'b1100 :led7s<=~7'b0111001; 4'b1101 :led7s<=~7'b1011110; 4'b1110 :led7s<=~7'b1111001; 4'b1111 :led7s<=~7'b1110001; default :led7s<=~7'b0111111; endcase endmodule 课程设计成果展示

收藏

分享

举报
下载此文档