全文预览

毕业论文(设计)基于VerilogHDL的彩灯说明书

上传者:业精于勤 |  格式:doc  |  页数:16 |  大小:0KB

文档介绍
'b10111101111000; 23:q<=14'b01111110111111; 24:q<=14'b11111111111110; 25:q<=14'b00001111111100; 26:q<=14'b11110000111000; 27:q<=14'b01010101110000; 28:q<=14'b10101010100000; 29:q<=14'b10000000000000; 30:q<=14'b01111111011011; 31:q<=14'b00000000101101; 32:q<=14'b11111111110110; default :q<=14'b00000000000000; endcase end ///////////// function [6:0] led7; /*数码管段码表,供阳数码管[6:0]=gfedcba*/ input [3:0] dis_input; begin case (dis_input) 0: led7 = 7'b100_0000; 1: led7 = 7'b111_1001; 2: led7 = 7'b010_0100; 3: led7 = 7'b011_0000; 4: led7 = 7'b001_1001; 5: led7 = 7'b001_0010; 6: led7 = 7'b000_0010; 7: led7 = 7'b111_1000; 8: led7 = 7'b000_0000; 9: led7 = 7'b001_1000; default : led7 = 7'b111_1111; endcase end endfunction endmodule 4.波形仿真分析输入一个时钟, select[1:0] 选择的事是 00,即 12 分频时候的波形。输出引脚 q显示每个灯的高低电平,低电平灯亮。

收藏

分享

举报
下载此文档