全文预览

数字系统课程设计报告-可调信号发生器的Verilog HDL设计

上传者:qnrdwb |  格式:doc  |  页数:17 |  大小:819KB

文档介绍
atarom模块Рmodule datarom(address,clock,q_out);Рinput[8:0]address;Рinput clock;Рoutput[7:0]q_out;Рreg[7:0]q;Рalways @(posedge clock)Р?case(address)Р?…….//导入各波形采样点数值Р?……..Р……..Р……...Р……Р?default :q = 8'd0;Р?endcaseР?assign q_out = q;РendmoduleР数据文件生成定制数据rom模块图Р?Р定制数据rom模块图Р四、仿真过程与仿真结果Р用Quartus II仿真可得Р 信号产生波形调试图Р信号产生仿真波形Р 信号调试波形Р 采样后得到波形Р 信号波形图Р五、结果分析与结论Р经测试,基于FPGA信号发生器基本达到了设计所有要求。仿真能够产生波形,且仿真波形与预测结果一致。本设计采用了较为灵活的设计方案,本系统具有结构紧凑,功能强大,可扩展性强的特点,并且调试相对容易,进度可控制性强。Р六、设计心得Р?通过本次课程设计,我基本对FPGA的设计流程有了入门的了解和认识,在课堂之外进一步加深了对EDA课程各知识点的学习和以及quartusII软件开发平台的操作。也深深地感受到,工科的学习是来不得半点虚伪的,一定要自己动手操作,不懂就是不懂。对于程序的编写过程其实就是一个改错的过程,通过改错就会发现自己只是的不足。做课程设计的过程也是一个升华自我耐心的机会,不能因为一时找不到方法就放弃。课程设计与此同时也让我加深强了对课题的专业知识的认识和对专业文件检索能力。Р?很欣赏胡老师的这种学习成绩考核方法,实在,富有创新精神。这种考核方案还是更能真实的检验每个同学的学习效果。也能让各同学真正的学以致用,学到东西,也能对自己的学习和大学生活有个更加清醒的认识。希望并恳请

收藏

分享

举报
下载此文档