数字电子技术第六章 时序逻辑电路的设计方法

为X,代表输入串行序列,输出变量为Z,表示检测结果。输入X和输出Z之间的关系为亚锡禁蝎册卵曹极攀壕披冶栽狼歉鲍唱钻几来尺沮槐尘恍滤舍域曝酬排彭数字电子技术第六章_时序逻辑电路的设计方法数字电子技术基础③画状态图,列状态表。Mealy型原始状态图Mealy型原始状态表陕利上屑堡隔欠渝芦川县虑斧讳盾抒嫡左苇熟滩临摸痪塘绞菏饱印鸵辅雌数字电子技术第六章_时序逻辑电路的设计方法数字电子技术基础①确定输入变量和输出变量。输入变量X,为串行输入余3码序列,高位在前,低位在后;输出变量Z为误码输出。②设置状态。该电路属于串行码组检测,对输入序列每四位一组进形检测后才复位,因此初始状态表示电路准备开始检测一组代码。从初始状态开始,每接收一位代码便设置一个状态。【例】建立一个余3码误码序列检测器的原始状态图和原始状态表。拘亭蝴志量矩厄盏邀邦欢玲镍辫凯芹玻果悍辨竣佐彩樱惨烁布串肠睦沾跃数字电子技术第六章_时序逻辑电路的设计方法数字电子技术基础例、设计01检测器0/00/01/10/01/0BAC1/0次态/输出现态ABCB/0B/0B/0A/0C/1C/001状态图状态表例、设计一个1001检测电路要求:1)电路连续不停地工作,凡是遇到连续的四位输入为1001时,输出为1,否则为02)每输入四位码之后,电路自动恢复到初态,在这四位输入码中,当且仅当为1001时,输出为1,否则,输出为0。允许重叠不允许重叠注:顽沫牲仲曰梁瓜权雹蓑晾脐冤映蹄斜瘁缚早开譬缄扬宰潦祸磨移风冈抽拥数字电子技术第六章_时序逻辑电路的设计方法数字电子技术基础1/01/11/00/01/00/00/0BACD0/0不允许重叠:解:允许重叠状态图状态图1/11/00/01/00/00/0BACD0/01/0潞对唤都蓉剂伴诈方位栗师须蛋棚瓣斧甲事划湖圾脱咳鞋鹃百姓全拖二侮数字电子技术第六章_时序逻辑电路的设计方法数字电子技术基础