时间是原来的, 执行程序时用到该部件的时间百分比为则整体性能的加速比是即使,也有上限。() 也适用于计算高性能计算机的性能加速比。考点 P16解: 7 , (1 ) 1000000 CPU 500000 ' 1000000, 500000, (1 ) 1 (1 ) 1 999999 xx Amdahl sLaw n S r x Srrnx ?? ????? ??设串行执行的代码的比例为则并行执行的代码的比例为, 并行系统含个,性能提升倍, 对比, 将它们代入公式, 求解可得 8 ?试用多个 32位二选一多路器 mux2x32 设计一个 32位的八选一多路器 mux8x32 。 P58 第5题◆解题思路: ◆解: 架构。,即需构建三级二选一数, 代表目标器件的选择项数, 代表备用器件的选择项, 计算选择级数 38 log log 2???Y m nmY nys 2s 10s 11 s 00a 0a 1s 01a 2a 3s 02a 4a 5s 03a 6a 7 9 ?结构描述、数据流描述和功能描述◆试分别用结构描述、数据流描述和功能描述三种风格写出带有使能端的 3-8 译码器的 Verilog HDL 代码。提示:功能描述风格的语句可用 e=ena<<n 。第6题完整的 Verilog 模块 1.模块定义行: module module_name (port_list); 2.说明部分:用于定义不同的项,说明部分和语句可以散布在模块中的任何地方;但是变量、寄存器、线网和参数等的说明部分必须在使用前出现。为了使模块描述清晰和具有良好的可读性, 最好将所有的说明部分放在语句前。 3.描述体部分(最重要的部分) 4.结束行,以 endmodule 结束,注意后面没有分号了。结构描述 decoder3egate.v 10
全文预览
