缺陷和损伤以及界面处杂质等。从经验上来说,当每个原子的平均成键数大于3时,界面缺陷密度成比例增长。少的化学价态也就是要求电介质材料尽量不要包含变价元素,变价元素的存在常常会导致氧空位等缺陷的增加;(5)憎水性,湿度是影响介电常数的一个重要因素,因为水的介电常数是70,很少的水分会引起很大的变化;(6)易于图形化和腐蚀,在铜布线技术中采用“电介质优先”的方案,是将电介质沉积在一个刻蚀阻挡层(氧化物或氮化物)上。通过光刻蚀技术,沟槽便在电介质中形成。刻蚀阻挡层被用来阻止沟槽的过深刻蚀,然后用互连金属填充沟槽,多余的金属用化学机械抛光的方法去除。接下来,另外一个电介质层被加在上面,在这一层的上面再被下一个更高的互连排列的刻蚀阻挡层覆盖。实际的制备过程会更加复杂,其中铜的扩散阻隔和铜与介质层的粘结性也是必须要考虑的因素,因此介质材料需要易于图形化和腐蚀:(7)低的热膨胀系数和膜应力,在金属互连线的各种层次的制造过程中,电介质材料间的线性膨胀系数需要相匹配,否则会产生电介质层间的压力而导致互连结构发生分层和断裂;(8)与不同的基底有良好的粘结性,即与金属或其他介电材料有良好的粘结性;(9)高温下不与金属导体反应。由以上可见,新一代low—k材料要想取代Si02作为超大规模集成电路的绝缘介质,除了介电常数、热学和电学性质外,还必须有强的憎水性,对Si、Si02、A1、Cu和其他无机材料有较好粘结性,满足等离子刻蚀行为以及较好的工艺兼容性等要求。正是由于如此苛刻的要求,才使得low.k材料的研究成为对广大半导体制造商和科研工作者的挑战。low-k材料常见的有三种分类:一是按介电常数的大小分,主要有3.5左右、3.0左右、2.7左右、2.5左右和2.O以下等;二是按制备工艺分为旋涂法、化学气相沉积法(CVD);三是按材料特征分为有机材料和无机材料。除材料本身外,成型工艺也是材料是否能被一5
全文预览