样开关断开状态时将 Vg 拉到 0。 M7 保证 M10 的端口压差不超过 Vdd 。在自举相, M7 的漏端为 Vin+Vdd , 开始 M7 导通, 源端电压被抬高向漏端靠拢,当抬高到, Vdd-Vth 时, M7 截止,源端电压不在变高,从而保证 M10 的端口压差不超过 Vdd 。二、电路仿真图2 电路仿真图这个电路对比上面电路有所改进, M4 的体电位接在 M5 的源端,当采样时 M5 开启, M6 关断, 此时 M4 的源端与体电位接在一起,有?? 1 on ox DD IN TH rW c V V V L ??? ?, 这种接法, 使 Vbs=0 ,消除了阈值电压因 Vbs 变化而引入的非线性。当 C1 较小时,由( 1 )可得跨接在开关 MOS 上的 Vgs 较小。当提高 C1 时, Vgs 增大。图3 C1=100f 图4 C1=200f 最开始在仿真线性度发时候,做 FFT 时用的点是跟随完后稳定的点, 做出的 FFT 图就很奇葩, 因为在采样时决定采样点的开关并不是采样开关, 而是采样电容之后的复位开关决定, 这个开关在采样之前关断, 此时电容上极板浮空, 不再受采样开关的电荷注入的影响, 增益误差得到改善。下图 FFT NP=1024, FS=27.7M ,FCLK=125M 图5 采样点为关断相是 FFT 图6 采样点为采样相的 FFT 对于不同 W的 SFDR 。 W=1*2U/350n SFDR=76.03dB W=2*2U/350n SFDR=78.74dB W=5*2U/350n SFDR=76.15dB W=10*2U/350n SFDR=73.94dB ; W=15*2U/350n SFDR=71.95dB ; W=20*2U/350n SFDR=73.41dB. 并不是 W 越大越好,需要实际仿真电路得到最好的值。
全文预览
