全文预览

中小规模时序逻辑设计

上传者:苏堤漫步 |  格式:doc  |  页数:6 |  大小:796KB

文档介绍
N74LS00N(与非门)、SN74HC86N(异或门)、SN74HC153(数据选择器、多路复用器)、SN74LS74(D触发器)各1片,74LS161或74HC161计数器2片。六、实验步骤:实验步骤包括:查阅74x161的数据手册,学习它们的逻辑功能。根据实验内容连接输入和输出导线,拨动输入开关,观察指示灯的显示是否符合要求。根据设计要求进行组合逻辑设计,写出输出的与或式,根据数字逻辑实验箱上实际安装的芯片进行逻辑表达式的变换,连接输入和输出导线,测试是否完成相应的逻辑功能。七、实验数据:1.测试74x161的逻辑功能,实际测试数据如下。表274x161逻辑功能测试输入输出实测输出是否符合逻辑功能0dddddddd0000是10dd↑DCBADCBA是110dddddd是11d0ddddd是1111↑dddd加法计数是2.将两片74x161进行级联,实现模256计数器低位的74×161的LOAD与高位的ENP或ENT相连,其余和自由计数时连接一致图2模256计数器的实现3.用74x161实现模10计数器。输入为1010时清零,即将输出信号构成一个与非门,与CLEAR相连图3模10计数器的实现4.用74x161分别实现模6计数器。在模16计数器上进行改造,输入为0011时清零,即将输出信号构成一个与非门,与CLEAR相连图4模6计数器的实现5.将两片74x161进行级联,实现模60计数器。在模256计数器上改造,输入为00111110时清零,即将输出信号构成一个与非门,与两片74×161的CLEAR端相连图5模60计数器的实现八、实验结论:在74×161自由计数的接线和功能上,进行改造,使其具有相应的功能。自由计数的实现是基础。九、总结及心得体会:先想清楚要怎么构成逻辑,再进行接线。十、对本实验过程及方法、手段的改进建议:?准确,高效,仍需锻炼。报告评分:指导教师签字:

收藏

分享

举报
下载此文档