实验三时序逻辑电路

示。实物连接图寄存器实现设计过程产生序列01011。如果采用计数器设计,,同样需要构成一个循环,采用左移或右移。以右移为例,寄存器的状态变化如下:0101→1011→0110→1101→1010→0101以最高位为输出位,即可满足循环输出序列01011,同时还应该满足自启动。真值表:Q3nQ2nQ1nQ0nDSR0101110110011011101010101卡诺图:通过卡诺图化简的表达式DSR=Q3nQ2n+Q1nQ0n考虑到自启动,如果不添加冗余向,寄存器将陷入0000→0000的死循环当中,添加一项Q3n*Q2n*Q2n*Q0n,使DSR=Q3nQ2n+Q1nQ0n+Q3n*Q2n*Q2n*Q0n逻辑电路图:采用右移方案的,如下图所示。同理,采用左移方案的,如下图所示。3.曼切斯特编码基础部分:4位并行加载,穿行输出(高位在前),传输完成后,重新加载新数据设计过程首先考虑曼切斯特编码和时钟信号CP以及输出数据D的关系,根据题意有,曼彻斯特编码用电压的变化来分辨0和1,从高电平到低电平的跳变代表0,而从低电平到高电平的跳变代表1,如下图所示。由此可得,M=DCP+DCP=D⨁CP电路的工作状态是从最高位开始输出数据到最低位,然后再并行输入数据。按照题目的要求四位数据串行输出后,开始直接输出下一个四位数据。由此可以知道,整个电路的工作状态是一个循环,并且模为4,通过计数器构造模4的循环。状态变化位:并行输入并且输出D3→输出D2→输出D1→输出D0→并行输入并且输出D3逻辑电路图通过反馈置零的方式构造一个模4的循环LDN=QA*QB,从00到11。如下图所示。寄存器需要完成两个工作状态,并行输入保存数据,此时S1S0=11。数据右移输出此时S1S0=01。通过计数器构造的周期实现S1S0功能段的变化,当计数器的输出00对应S1S0=11,当计数器输出01,10,11对应