键入系统的名字,选择硬件描述语言Verilog或者是VHDL。(2)设置系统主频和指定目标FPGA:在Board部分选择Unspecified,然后在DeviceFamily选择CycloneII。用户需要设置系统的时钟频率,该频率用于计算硬件和软件开发中的定时,比如时钟分频或波特率,还可以选择是否选用流水线。(3)加入NiosIICPU和IP模块:首先加入NiosII软核,NiosII是软核CPU,共有三种类型的CPU可供选择:NiosII/e(经济型)、NiosII/s(标准型)和NiosII/f(快速型)。用户可以根据实际的情况进行选择。NiosII是一个用户可以自行进行定制的CPU,用户可以增加新的外设、新的指令等。添加CPU软核添加内存__SDRAM添加LCD模块添加100ms的定时器完整的SOPC的硬件系统生成的PLL模块顶层总原理图2.3部分程序如下:模24计数器//counter24.v1//filename:counter24.v(BCD:0--23)tL,ncR,EN,CP);3inputCP,ncR,EN;4output[3:tL;5reg[3:tL;67always@(posedgeCP,negedgencR)8begin9if(~ncR)tL}<=8'h00;11elseif(~EN)tL}<={tL};13elseif((CntH>2)||(CntL>9)||((CntH==2)&&(CntL>=3)))tL}<=8'h00;15elseif((CntH==2)&&(CntL<3))tH<=CntH;tL<=CntL+1'b1;tL==9)tH<=CntH+1'b1;tL<=4'b0000;tH<=CntH;tL<=CntL+1'b1;29end30end3132endmodule模60计数器//counter60.v1//countuer602
全文预览
