要这部分存储器在高速的状态下运行,需要修改 DSP 的存储器等待状态。具体设置 DSP 的存储器和数值可以参考 TMX320F28335 数据手册。一般来说,为保证存储器的稳定读写,当DSP 在最高速状态运行时,只需要 1个软件等待状态。 4.5 JTAG 仿真接口 JTAG 目标器件通过专用的仿真端口支持仿真,此端口由仿真器直接访问并提供仿真功能。 JTAG 接口电路为仿真器与微机的接口电路,便于系统进行在线调试。在仿真器和 JTAG 目标系统之间提供高质量的信号是极为重要的,用户必须提供正确的信号缓冲,测试时钟输入以及多处理器的内部连接,以确保仿真器和目标系统良好工作。为了便于 DSP 写入程序,设计了 JTAG 仿真接口。如图 3-10 所示:电路与 DSP 的TMS ,TDI ,TDO ,TCK ,EMU0 ,TRST ,EMU1 的引脚相连组成 JTAG 仿真接口。 TMS 引脚带内部上拉的 JTAG 方式选择,该串行控制输入在 TCK 的上升沿锁存到 TAP 控制器中。 TDI 引脚带内部上拉 JTAG 测试数据输入,在 TCK 的上升沿从 TDI 输入的数据的锁存到选定的寄存器中。TDO 为JTAG 扫描输出,测试数据输出,在 TCK 的下降沿,选定寄存器的内容被移出到 TDO 的引脚。 TCK 为带内部上拉的 JTAG 测试时钟。EMU0 带内部上拉仿真器 I/O引脚,当TRST 引脚被拉高时,该引脚用作仿真器的中断,通过 JTAG 扫描可定义为 I/O引脚;TRST 引脚带内部下拉的 JTAG 的测试复位,当 TRST 拉高时,扫描控制系统的控制控制器运行,若该引脚未接或低电平时,控制器运行在功能方式,并且测试复位信号无效。 EMU1 仿真器引脚,该引脚禁止所有的输出,当 TRST 引脚拉高时,该引脚用作来自或到仿真器的中断。相反,该引脚为 OFF 引脚。
全文预览