样,数据信号采用差分传输方式,也称作平衡时传输, 它使用一对双绞线,将其中一线定义为 A,另一线定义为 B。如下图所示: 通常情况下,发送驱动器 A、B之间的正电平在+2~+6V ,是一个逻辑状态, 负电平在-2~-6V ,是另一个逻辑状态。另有一个信号地 C,在RS-485 中还有一“使能”端,而在 RS422 中这是可用可不用的。“使能”端是用于控制发送驱动器与传输线的切断与连接。当“使能”端起作用时,发送驱动器处于高阻状态, 称作“第三态”,即它是有别于逻辑“1”与“0”的第三态。接收器也做与发送端相应的规定,收、发端通过平衡双绞线将 AA于BB对应相连,当在收端 AB之间有大于 200mV 的电平时,输出正逻辑电平,小于-200m V 时,输出负逻辑电平。接收器接收平衡线上的电平范围通常在 200mV 至6V之间。参见下图: 2.5 串口数据收发原理数据在微机内部是并行( 8、16、32或64位)且高速传送的,而在数据接收线和数据发送线上是串行且低速(常用 9600 位/秒)传送。串行口部件都配备有先入先出数据缓存区,用以处理内部高速与外部低速传送间的矛盾。串口数据收发过程见下图所示: 应用程序发送数据时,串行口部件用发送 FIFO 缓存区接收数据,并将最先进入缓存区的数据送给发送移位寄存器,经数据发送线输出。发送 FIFO 缓存区通常有 3~16个字节存储空间。发送 FIFO 缓存区有剩余空间时,允许接收应用程序送达的数据。在发送 FIFO 缓存区有剩余的情况下,只要发送移位寄存器空, 就将 FIFO 缓存区里最早的数据送给发送移位寄存器发送,直到发送 FIFO 缓存区空。外部数据经数据接收线进入接受移位寄存器,转换成并行数据,依次存入接收FIFO 缓存区,供应用程序读取。应用程序的操作必须保证发送 FIFO 缓存区和接收 FIFO 缓存区不溢出,否则会丢失数据。
全文预览
