6行数据。Р4 设计步骤Р4.1新建一个工程Р(1)打开Quartus II 12.1sp1仿真软件,点击File=>New Project Wizard按钮创建一个新的工程。弹出如图所示对话框:Р Р(2)再点击Next按钮出现下一对话框并将工程名和文件名都命名为zjh:Р(3)然后再点击Next按钮出现下一对话框将Family设置为cycloneIII,将Package设置为FBGA,将Picount设置为780,将Speed grade设置为8并选择EP3C80F780C8器件,如图所示:Р(4)最后点击Next=>Finish按钮完成新工程的创建。Р4.2新建一个VHDL文件Р点击File=>New按钮出现如图所示对话框:Р Р选择VHDL File完成文件创建,创建完成后如图所示:Р4.3VHDL程序的编译及仿真Р4.3.1VHDL程序的编译Р 将编写好的符合实验要求的VHDL程序复制在上图所示的对话框内,然后点击Processing=>pilation按钮开始进行编译,编译完成并确保程序无误后开始进行管脚分配。Р4.3.2管脚分配Р(1)点击Assignments=>Assignments Editor按钮出现如图所示对话框:Р再点击List、>>、OK按钮出现如图所示管脚分配对话框:Р然后按如下表所示的管脚顺序进行分配:РDisplay[0]РLocationРPIN_G16РYesРDisplay[1]РLocationРPIN_G17РYesРDisplay[2]РLocationРPIN_F18РYesРDisplay[3]РLocationРPIN_G18РYesРDisplay[4]РLocationРPIN_G15РYesРDisplay[5]РLocationРPIN_G14РYesРDisplay[6]РLocationРPIN_G12РYes
全文预览
