o n公司于198 3年为其模拟器产品开发的硬件建模语言,它还只是一种专用语言[2]。随着他们的模拟、仿真器产品被电子业界广泛使用, Verilog HDL 作为一种便于使用而且实用的语言开始被越来越多的电路设计者所接受[2]。 Verilog HDL 语言在一次增加语言普及性的活动中被推向公众领域。1992 年, Open Verilog International 决定推广 Verilog OVI 标准成为 IEEE 标准,这一推广最终获得了成功。于199 5 年, Verilog 语言成为 IEEE 标准,称为 IEEE Std 1364 -1995 [2]。 2.1. 3 Verilog HDL 用途 Verilog HDL 是目前应用最为广泛的硬件描述语言,用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模[14] 。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间[14] 。数字系统能够按层次描述,并可在相同描述中显式地进行时序建模[14] 。 Verilog HDL 可以用来进行各种层次的逻辑设计,也可以进行数字系统的逻辑综合,仿真验证和时序分析等[14] 。 2.2 现场可编程门阵列-- FPGA 现场可编程门阵列( Field Programmable Gate Array : FPGA ), 它是在 PAL 、 GAL 、 CPL D 等可编程器件的基础上进一步发展的产物。它是作为专用集成电路( ASIC )领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点[5]。 2.2.1 FPGA 的概要目前以硬件描述语言( Verilog 或 VHDL ) 描述的逻辑电路, 可以利用逻辑综合和布线工具软件,快速地烧录至 FPGA 上进行测试,这一过程是现代集成电路设计验证的技术主流[5]。
全文预览
