全文预览

毕业设计(论文)-基于FPGA的FIR数字滤波器的设计

上传者:似水流年 |  格式:doc  |  页数:81 |  大小:0KB

文档介绍
。作者将FLEXIOK系列的结构、功能和特点进行了介绍,并利用Altera公司的FLEXIOK系列器件和QuartusII软件对设计进了综合和仿真,并将实验结果和用MATLAB软件计算的结果进行了比较。Р(4)对此次设计作了小结,并提出了进一步对设计进行改进的方法。Р随着大规模可编程逻辑器件在数字硬件系统设计中的应用,用VHDL语言设计数字系统,逻辑综合和仿真等EDA技术将成为对电子工程师的基本要求。РFIR数字滤波器简介РFIR数字滤波器Р数字滤波器的概述Р 信号中一般都包含噪声或者说其中有很多能量在感兴趣的最高频率之外,因此我们要用滤波电路将感兴趣的带宽之外的信号和噪声移去。数字滤波器是数字信号处理中使用最广泛的一种线性系统环节,图2.1给出了一个具有模拟输入信号和输出信号的实时数字滤波器的简化框图。这个模拟信号被周期地抽样,且转化成一系列数字x(n)(n=0,1,……,)。数字滤波器依据滤波器的计算算法,执行滤波运算、把输入系列x(n)映射到输出系列y(n)。DAC把数字滤波后的输出转化成模拟值,这些模拟值接着被模拟滤波器平滑,并且消去不需要的高频分量[4]。Р图2.1 实时数字滤波器的简化框图Р 在信号处理中,为了防止采样过程中的混叠现象,必须在A/D 转换之前使用低通滤波器,把1/2采样频率以上的信号衰减掉。如图2.2所示,在A/D转换前,加入一个低通滤波器,这样,经过A/D转换之后,有效地避免了混叠现象的发生,从而保证了后续数字处理的正常进行。Р图2.2 抗混叠滤波器的作用Р在实时数字处理系统中,要根据实际情况设定不同的分析频率,即信号分析频率可由用户设定,那么抗混叠滤波的截止频率也要发生变化:fc =Fs/2。可以想象,信号分析系统需要多少档分析频率,就需要多少只抗混叠滤波器,这样导致模拟电路的设计十分繁琐,而且要保证每个滤波器参数一致、高精度、线性等较为困难

收藏

分享

举报
下载此文档