EDA实验报告及课程设计

));endentitymei;architectureartmeiofmeiis--vhdl语言的结构体说明部分signala:bit;--在结构体说明部分定义了一个信号abeginprocess(clk,clr)is--进程的开始beginif(out1="111100"orclr='1')thenout1<="000000";elsif(clk'eventandclk='1')thenout1<=out1+'1';if(out1="000000")thena<='1';elsea<='0';endif;endif;endprocess;process(a,clr)isbeginif(out2="111100"orclr='1')thenout2<="000000";elsif(a'eventanda='1')thenout2<=out2+1;endif;endprocess;endarchitectureartmei;实验图片:10六,实验总结:这是我第一次上机写vhdl程序并运行。在开始写程序时我并不明白程序在maxplus2中是怎么运行的。所以我习惯性的按照C语言程序设计的思想来写。当然在综合的时候出现了很多错误,然后在老师的帮助下我明白了程序运行的方式。进程的运行时敏感信号发生变化的时候。在这次实验中我还学会了if语句的用法和注意事项。从而改变了我的编程思想。我编写的程序错误之处也就少了很多。实验四序列检测器的设计一、实验目的:1、掌握序列检测器的工作原理;2、学会用状态机进行数字系统设计;二、实验器材:PC机一台、EDA教学实验系统一台、下载电缆一根(已接好)、导线若干三、实验原理与内容:1、序列检测器的基本工作过程:由于这种检测的关键在于正确码的收到必须是连续的,这就要求检测器必须记住前一次的正确码及正确序列,直到在连续的检测中所收到的每一位码都与预置的对应