数字后端版图设计

IC设计流程Р布局布线工具根据基本单元库的时序-几何模型,将电路单元布局布线成为实际电路版图Р对功能,时序,制造参数进行检查РTAPE-OUTР数字前端设计流程Р综合РRTL fileР布局布线前静态时序分析Р形式验证РNETLISTРMeet requirements?РYESРNOР整个ASIC设计流程都是一个迭代的流程,在任何一步不能满足要求,都需要重复之前步骤,甚至重新设计RTL代码。?模拟电路设计的迭代次数甚至更多。。。Р数字后端设计流程-1Р目前业界广泛使用的APR(Auto Place And Route)工具有:?Synopsys公司的ASTRO?Cadence公司的EncounterР可以参考QUARTUS II的FITTER学习。Р数字后端设计流程-2Р哪些工作要APR工具完成?Р!Р芯片布图(RAM,ROM等的摆放、芯片供电网络配置、I/O PAD摆放)?标准单元的布局?时钟树和复位树综合?布线?DRC?LVS?DFM(Design For Manufacturing)Р数字后端设计流程-3РASTRO布局布线流程Р数字后端设计流程-4 布图Р布图步骤主要完成宏单元的放置,电源规划以及PAD的摆放,布图影响到整个设计的绕线难易以及时序收敛。Р这是一个小电路,电源规划比较简单,对于一个复杂的电路,还需要横竖添加stripes,降低IRdrop。Р数字后端设计流程-4 布图Р数字后端设计流程-5 布局РAstro是一个grid based软件,grid 分为 placement grid和routing grid.?Placement grid就是所谓的unitTile, unitTile 为一个row的最小单位,standard cell 就是摆放在row上面,起摆放位置须对齐每个unitTile的边缘,因此每个standardcell都必须是同一高度。