РRESULT 0~7РRESULT 8~15РRESULT 0~15РCHSELSEQn位段分配РCONV00~CONV07РCONV08~CONV15РCONV00~CONV15Р6、带死区的PWM电路的结构图、死区逻辑分析。Р①两路跳变怎样错开时间:Р 对于死区单元的每个输入信号PHx,将产生2个输出信号DTPHx和DTPH_ 。Р 当死区被禁止用于比较单元及其输出时,这两个输出信号完全相同的。当PWM电路的死区单元使能,这两个输出信号的跳变沿就会被一个称为死区的延时间隔分开。这个延时间隔(死区)由DBTCONx寄存器决定。Р例如:Р 假设DBTCONx[11-8]=m,即死区的周期值为m;并假设DBTCONx[4-2]的值对应于预分频因子X/pР则:Р 死区值=(p×m)×CPU时钟周期Р = m×(p×CPU时钟周期)Р = m×死区定时器的计数时钟周期Р②带死区的PWM电路结构框图Р③Р产生带死区的非对称PWM输出需进行以下设置:Р定时器1的工作模式:连续递增计数模式Р把希望的PWM周期对应的值加载到定时器1的周期寄存器Р对COMCONx寄存器进行设置,使能比较单元、使能比较Р 单元PWM输出Р使能死区单元,将所需的死区值写入DBTCONx[11:8]的DBT[3:0]位段,作为死区定时器的周期值。一个死区值将作用于所有PWM通道Р④带死区的对称PWM输出Р与产生非对称PWM输出的区别:Р定时器的工作模式:连续增/减计数模式Р 在产生对称波形过程中,通常一个PWM周期内有两次比较匹配:一次是在周期匹配前的递增计数阶段,另一次是在周期匹配之后的递减计数阶段。一个新的比较值在周期匹配后(在周期匹配时重载)才变为有效,从而提前或推迟PWM脉冲的第2个边沿——调整第2次比较匹配的发生时刻。利用这个特点,可以用来修改PWM波形以补偿由交流电机控制中的死区所引起的电流误差。
全文预览
