动态范围(SFDR) 应用的理想选择。Р 由于PLL无法精确、快速地调谐频率输出和波形,而且响应较慢,这限制了它们对于快速跳频和部分频移键控和相移键控应用的适用性。Р 其他方案,包括集成DDS引擎的现场可编程门阵列(FPGAs) ——配合现成DAC以合成输出正弦波——虽然可以解决PLL的跳频问题,但也存在自身的缺陷。主要系统缺陷包括较高的工作和接口功耗要求、成本较高、尺寸较大,而且系统开发人员还须考虑额外的软件、硬件和存储器问题。例如,利用现代FPGA中的DDS引擎选项,要产生动态范围为60 dB的10 MHz输出信号,需要多达72 kB的存储器空间。另外,设计师需要接受并熟悉细微权衡和DDS内核的架构。Р 从实用角度来看(见表2),得益于CMOS工艺和现代数字设计技术的快速发展以及DAC拓扑结构的改进,DDS技术已经能在广泛的应用中实现前所未有的低功耗、频谱性能和成本水平。虽然纯DDS产品不可能在性能和设计灵活性上达到高端DAC技术与FPGA相结合的水平,但DDS在尺寸、功耗、成本和简单性方面的优势使其成为许多应用的首要选择。Р表2.基准分析小结——频率产生技术(<50 MHz)Р Р锁相环РDAC + FPGAРDDSР频谱性能Р高Р高Р中Р系统功耗要求Р高Р高Р低Р数字频率调谐Р无Р是Р是Р调谐响应时间Р高Р低Р低Р解决方案尺寸Р中Р高Р低Р波形灵活性Р低Р中Р高Р成本Р中Р高Р低Р设计重用Р中Р低Р高Р实现复杂度Р中Р高Р低Р 同时需要指出,由于DDS器件从根本上来说是用数字方法产生输出波形,因此它可以简化一些解决方案的架构,或者为对波形进行数字化编程创造条件。尽管通常利用正弦波来解释DDS的功能和工作原理,但利用现代DDS IC也可以轻松产生三角波或方波(时钟)输出,由此消除了前一种情况的查找表以及后一种情况的DAC的必要性,因为集成一个简单而精确的比较器就够了。
全文预览
