II软件作为FPGA的开发环境。Р图2.3 Quartus II软件Р2.3 硬件描述语言VerilogРVerilog HDL(HDL:Hardware Discription Language)是一种硬件描述语言,它具有描述硬件的结构和逻辑行为的功能。当今世界上,Verilog HDL和VHDL是最流行的两种硬件描述语言。РVerilog HDL 语言最初是于1983 年由Gateway Design Automation 公司为其模拟器产品开发的硬件建模语言。那时它只是一种专用语言。由于他们的模拟、仿真器产品的广泛使用,Verilog HDL作为一种便于使用且实用的语言逐渐为众多设计者所接受。在一次努力增加语言普及性的活动中,Verilog HDL 语言于1990 年被推向公众领域。Open Verilog International(OVI)是促进Verilog 发展的国际性组织。1992 年,OVI 决定致力于推广Verilog OVI 标准成为IEEE 标准。这一努力最后获得成功,Verilog 语言于1995 年成为IEEE 标准,称为IEEE Std1364-1995 。完整的标准在Verilog 硬件描述语言参考手册中有详细描述。РVerilog HDL就是在用途最广泛的C语言的基础上发展起来的一种硬件描述语言。Verilog HDL以其简单易学的特点已成为业界标准,一个复杂电路系统的完整Verilog HDL模型是由若干个Verilog HDL模块构成的,每一个模块又可以由若干个子模块构成。其中有些模块需要综合成具体电路,而有些模块只是与用户所设计的模块交互的现存电路或激励信号源。Verilog HDL它支持多级建模方式:算法、行为级建模;寄存器传输(RTL)级建模;门级建模;开关级建模和支持多种建模方式:行为功能建模方式;结构建模方式;数据流建模方式。
全文预览
