16乘16乘法器电路

相应的激励;二是硬件验证在电路箱上完成下载验证。Р激励的构造:首先要对CLK时钟及rstn置零信号进行设计,CLK时钟刚开Р始为0,以后每10个延时取反;rstn信号刚开始为0,把器件都清零,500个延时后取为1。然后对输入乘数与被乘数进行第一定义,随后500个延时后将START信号为0,于是进行运算,再500个延时后,START信号变为1,及乘法运算结束;随后在1000个延时后对乘数与被乘数进行第二次定义,500个延时后将START信号为0,于是进行运算,在500个延时后,START信号变为1,及乘法运算结束;在1000个延时后对乘数与被乘数进行第三次定义,500个延时后将START信号为0,于是进行运算,在500个延时后,START信号变为1,及乘法运算结束······这样循环就可以进行多次乘法运算[3]。最后对激励编译结束。Р另一方面是硬件验证在电路箱上完成下载验证:将源代码送入QuartusII软件中运行,编译正确后,对其进行引脚的锁定,将s0-s6与实验箱上的开关进行锁定,实现16位乘数与被乘数的输入:s0为0输入乘数,为1输入被乘数,s1与s2结合控制输入乘数或被乘数的哪位:若为00输入ain[3:0](或bin[3:0]Р), 为01输入ain[7:4] (或bin[7:4]),为10输入ain[11:8](或bin[11:8]),为11输入Р图2设计流程图Рain[15:12](或bin[15:12]);s3-s6在s1,s2结合的情况下,输入乘数与被乘数的相应位数。s7控制输出相乘结果是高位还是低位,s7为1输出低位,s7为0输出高位,并将输出与LED灯连接,用来显示成绩结果,灯亮为0,灯灭为1。然后再编译,编译正确后运行;当START信号为1时把乘数与被乘数的相应开关置到相应的数值后,将START信号置为0进行乘法运算,则LED灯就会两次输出相应的结果。