式可知采用通常的调配方法,用四个步长来实现。如图所示: 这样的方法虽然可行, 但资源的使用太大, 需要 7 个乘法器和 3 个加法器, 同时逻辑综合后也会消耗很大的面积和功耗, 为了提高资源的利用效率, 我们需要对数据通路和控制器重新设计,尽量减少资源数量,同时在速度和代价上做出相应的优化。由于公式中的描述乘法器过多而牺牲了很大的代价, 在设计中, 先以减少乘法器为目的, 但如果只采用一个乘法器, 控制步又变得相对冗长, 所以, 在这个实验中, 采用 6 个时钟步长, 根据“基于距离”的资源调配方法, 实现算子的调度与资源的调配, 同时, 对寄存器也进行了优化,使得其采用更少的寄存器。资源分配的优化如下图所示: 上图采用 6 个步长,资源包括:乘法器 M1 、 M2 ,加法器 A1 、 A2 ,寄存器: r1、 r2、 r3、 r4。当然使用 6 个步长较上一种方案可能速度上有所牺牲, 但带来了寄存器代价和资源代价的很大改善。十二、门数和结果分析综合之后生成系统芯片如下图所示,给出了芯片的 I/O 引脚。综合生成的门级网表如下图所示: 在命令行中输入 design_vision>sizeof_collection [get_cells – hierarchical *] ,可以得到系统的 cell 数目,报告如下所示: 由于库里不包含详细的每个门的晶体管电路,系统只能报告 cell 的个数,为 224 , 根据 cell 估算系统的门数,大致在 1000 门左右。在命令行中输入 report_area ,可以得到系统的面积,最后得到的芯片总面积为 2137.026628 ,报告如下所示: 在命令行中输入 report_ power ,可以得到系统的功耗,由于各个引脚的高低电平不确定,系统默认库里的电压值进行计算,设定 V=1V ,总功耗为 9.1080uW ,报告如下所示:
全文预览
