是一组 8 位漏极开路型双向 I/O , 也即地址/ 数据总线复用口作输出口用时,每位能吸收电流地方式驱动8个 TT L逻辑门电路,对端口写“1”可作为高阻抗输入端用在访问外部数据存储器或程序存储器时, 这组口线分时转换地址(低8位) 和数据总线复用,在访问期间激活内部上拉电阻 P1口: P1 口是一个携带内部上拉电阻地8位双向 I/O口,P1地输出缓冲级可驱动(吸收或输出电流)4个 TTL 逻辑门电路对端口写“1”, 通过内部地上拉电阻把端口拉倒高电平, 此时可作输入口作输入口使用时, 因为内部存在上拉电阻, 某个引脚被外部信号拉低时会输出一个电流( IIL )P2口:P2 口是一个带有内部上拉电阻地8位双向 I/O口,P2地输出缓冲级可驱动(吸收或输出电流)4个 TTL 逻辑门电路对端口写“1”, 通过内部地上拉电阻把端口拉到高电平, 此时可作输入口, 作输入口使用时, 因为内部存在上拉电阻, 某个引脚被外部信号拉低时会输出一个电流( IIL )9 P3口:P3 口是一组带有内部上拉电阻地8位双向 I/O口,P3 口输出缓冲级可驱动(吸收或输出电流)4个 TT L逻辑门电路对P3口写入“1”时, 它们被内部上拉电阻拉高并可作为输入端口作输入端时, 被外部拉低地 P3 口将用上拉电阻输出电流( IIL ) P3 口除 l作为一般地 I/O 口线外,更重要地用途是它地第二功能,如表 3.1 所示: 表 2.1 端口引脚第二功能表端口引脚第二功能 P3.0 RXD (串行输入口) P3.1 TXD (串行输出口) P3.20 INT (外中断 0) 图 2.1 AT89C51 芯片 10 P3,31 INT (外中断 1) P3.4 T0(定时/计数器 0) P3.5 T1(定时/计数器 1) P3.6 WR (外部数据存储器写选通) P3.7 RD (外部数据存储器读选通)
全文预览