/9 Verilog 语言基础 2 数据类型: wire,reg 6 29/9 习题课 2 作业和工具讲解 6 2/10 国庆节 7 6/10 实验: Modelsim 环境 2 计数器仿真实验验证 7 9/10 实验: Modelsim 环境 24 位全加器功能仿真 8 13/10 仿真模型 2 测量平台 8 16/10 仿真环境及工具 2 激励编写 9 20/10 实验: ISE 环境 2 原理图 HDL 输入综合 9 23/10 实验: ISE 环境综合下载 2 计数器设计时序仿真 10 27/10 门级与结构建模 2 门级建模 10 30/10 数据流建模 2 赋值、运算符、延时 11 3/11 行为建模 2 过程赋值、阻塞与非阻塞 11 6/11 行为建模 2 状态机设计方法 12 10/11 实验:时序电路设计 2 分频器设计 12 13/11 任务与函数 12 自定义任务函数编写 13 17/11 任务与函数 22 系统任务函数应用 13 20/11 实验: ALU 设计 2 用任务和函数完成一个 ALU 14 24/11 实验: ALU 设计 2 用任务和函数完成一个 ALU 14 27/11 实验:总线功能模型 2 双向接口设计 15 1/12 实验:总线功能模型 2 总线时序关系 15 4/12 综合实验:根据所学知 2 查找资料、流程设计识, 设计使用项目。 DDS 、交通灯、电子表或者学生自定题目。 16 8/122 模块划分,电路设计 16 11/12 2 仿真验证 17 15/12 设计与验证 12 验证技术、方法 17 18/12 时序验证 22 静态时序分析 18 22/12 FPGA 设计实例 12 多个独立简单例程 18 25/12 FPGA 设计实例 22 综合例程注:教学日历务请于开学的第二周前交教务办任课教师: 系、部主任: 院长:
全文预览
