D1的CLK接低电平,非门U7、U8输出为高电平,因此U10输出为高电平,连到置数端R,因此现在可以触发D1,始终为1,当闭合S1时,D1变为1,即D2的?R端为1,可以置数,此处的D1的功能相当于保存S1的触发信号,当S2闭合时,D2的时钟输入端接收到上升沿触发信号,触发有效,Q2变为高电平,则up变为低电平,此时,up的低电平通过与非门和一个非门,反馈到D1的R端,D1和D2都被清零,恢复到高电位,此时up也恢复高电位,有上升沿产生,计数器74ls192加数计数。对下面两个D触发器的分析与上面相同。因为无论是加数还是减数计数,左边的D触发器都会被触发,要想实现在计数之后恢复到初始状态,则需反馈清零,考虑到加数减数计数都要清零,故使用与非门连接up和down同时反馈到左边两个D触发器的R端。可见,加一的过程是由后按的开关的决定的。后按S2,S2决定了D2即U1的触发。将U7连到U7,就可以触发UP端。同理,只要,先按S2,后按S1,S1决定了U2的触发,U8连到DOWN端,就可以经相似的过程产生DOWN端的触发上升沿,实现减一的过程。除了可以实现加一和减一计数来显示室内人数,设计特别之处在于可以排除干扰情况。如果连按两次某一个开关,即有人在门口晃悠并没有真正进入或出去。比如只按S1,虽然使得D2清零端R2为1,可以触发,但另一个开关S2始终不按,就不会产生CLK2的触发脉冲。因此仍然不会计数。这种设计,能较准确的反映室内人数。2.2.2电路组成元件2.2.2.174LS7474LS74为双上升沿D触发器,其逻辑图如下,即由四个D触发器构成图2.2.274LS74引脚图其中各个引脚功能分别为:1CP、2CP:时钟输入端,1D、2D:数据输入端,1Q、2Q、/1Q、/2Q:输出端,CLR1、CLR2:直接复位端(低电平有效),PR1、PR2:直接置位端(低电平有效)功能表如下
全文预览
