实验利用计数器设计多功能数字钟

、译码、显示与简易数字钟一、实验目的掌握译码、显示电路的构成及使用方法;进一步熟悉计数器输出波形的测试方法;掌握40161的逻辑功能及使用方法;学习数字电路系统设计、组装与调试的方法。2二、实验任务:已知条件1Hz信号由555构成的多谐振荡器产生1KHz信号由信号源产生,并经二分频产生500Hz信号基本功能具有“秒”、“分”、“时”计时功能,小时按24小时制计时。具有校时功能,能对“分”和“小时”进行调整。扩展功能仿广播电台正点报时。在59分51秒、53秒、55秒、57秒发出低音512Hz信号,在59分59秒时发出一次高音1024Hz信号,音响持续1秒钟,在1024Hz音响结束时刻为整点。定时控制,其时间自定;3三、数字钟设计分析-功能框图数字钟电路系统由主体电路和扩展电路两大部分所组成秒计数器计满60后向分计数器进位分计数器计满60后向小时计数器进位小时计数器按照“24进制”规律计数计数器的输出经译码器送显示器4基本功能数字钟模块划分(计数部分)5时分秒计数器的设计分和秒计数器都是模M=60的计数器其计数规律为00—01—…—58—59—00…时计数器是一个24进制计数器即当数字钟运行到23时59分59秒时,秒的个位计数器再输入一个秒脉冲时,数字钟应自动显示为00时00分00秒。6三、计数器40161的逻辑功能及其应用4位二进制同步加(递增)计数器表5.18.4CC40161功能表1.40161的逻辑功能:清零使能数据输入置数进位置数ET=ETT&ETPCO=Q3Q2Q1Q0ETCP操作状态0xxx异步清零10x同步预置110保持111计数71.40161的时序波形图82.构成任意进制计数器的方法利用同步预置清零利用异步清零优点:清零可靠输出没有毛刺93.构成多位计数器的级联方法串行进位(异步)优点:简单;缺点:速度较慢六十进制计数器:出现竞争冒险的可能性较大10