2018/8/4Р浙大微电子Р5/86РVHDL和Verilog HDL是目前世界上流行最广的两种硬件描述语言,都是在20世纪80年代中期开发出来的。均为IEEE标准。РVHDL语法严谨,易于学习;逻辑综合能力强。在欧洲使用较多。РVerilog HDL语法灵活(类似C语言,较难掌握)底层综合出色。美国使用较多。Р2018/8/4Р浙大微电子Р6/86РVerilog HDL是一种应用广泛的硬件描述语言,是IC硬件设计人员和EDA工具之间的桥梁。其功能为?编写设计文本(脚本)?建立电子系统行为级的仿真模型并进行仿真?list)及具体电路?生成某工艺条件下具体电路的延时模型并进行时序仿真?仿真验证无误后用于制造ASIC或写入FPGA器件中?常用的Verilog HDL开发软件有?Altera公司的MAX+PLUS II,Quartus II?Xilinx公司的Foundation ISEР2018/8/4Р浙大微电子Р7/86РVerilog HDL语言的主要特征Р1、语法结构上,与C语言有许多相似之处,并借鉴C语言的多种操作符Р2、既包含高级程序设计语言的结构形式,同时也兼顾描述硬件线路连接的具体构件Р3、通过使用结构级或行为级描述可以在不同的抽象层次上进行设计Р2018/8/4Р浙大微电子Р8/86Р4、Verilog HDL语言是并发的,即具有在同一时刻执行多任务的能力,因为在实际硬件中许多操作都是在同一时刻发生的。而计算机编程语言往往是顺序执行的。Р5、有时序概念,因为在硬件电路中从输入到输出总是有延迟存在的Р这两点显示了 Verilog HDL与C语言的最大区别Р2018/8/4Р浙大微电子Р9/86Р数字电路可简单归纳为两种要素:连线和器件? ?Verilog HDL建模--使用硬件语言对数字电路的这两种基本要素进行描述。Р2018/8/4Р浙大微电子Р10/86
全文预览
