DS广泛运用到移动通信、雷达、制导武器和电子对抗等领域提供了理论和技术参考。第二章DDS的结构和原理§2.1?DOS的结构DDS的基本结构包括相位累加器、正弦查询表ROM、数模转换器(DAC)以及低通滤波器等,如图2-I所示。下面将分别予以介绍。图2-1正弦输出DDS原理框图§2.1.1相位累加器相位累加器是DDS最基本的组成部分,用于实现相位的累加并存储其累加结果。若当前相位累加器的值为∑.,经过一个时钟周期后变为∑。,则满足:∑¨=∑。+K?(2.1)由式(2.1)可见,∑。为一等差数列,不难得出:∑。=”·K+∑o?(2.2)其中∑o为相位累加器的初始相位值。相位累加器的基本结构如图2-2所示,它由一个Nbits加法器和一个Nbits寄存器构成,寄存器通常采用N个D触发器来构成。N.bi忸频带4图2-2相位累加器基本结构§2.1.2查询表ROMDDS查询表ROM所存储的数据是每一个相位所对应的二进制数字正弦幅值,在每一个时钟周期内,相位累加器输出序列的高A位对其进行寻址,最后的输出为该相位相对应的二进制正弦幅值序列。可以看出,ROM的存储量为2‘×D比特。其中A为相位累加器的输出位数,D为ROM的输出位数。若A=12,D=8,可以算出ROM的容量为32,768bits。在一块DDS芯片中集成这么大的ROM会使成本提高,功耗增大,且可靠性下降,所以就有了许多的压缩ROll容量的方法。而且,容量压缩了还可以使我们使用更大的A和D值,进而使DD$的杂散性能获得提高。下面介绍几种ROM压缩存储技术。·Sunderland结构及改进的Sunderland结构Sin【(d+B)“Abits.?/2】BbitR?.相位累加?ROM?数字化正弦信号Cos(aⅡ/2)×?匝丑i-一箭:罚g￡廿?w?rAhim。Cbits?Sin(YA/2).ROM圈2-3Sunderland结构示意图
全文预览
