全文预览

相参脉冲雷达数字接收机设计与实现技术-design and implementation of coherent pulse radar digital receiver

上传者:蓝天 |  格式:docx  |  页数:80 |  大小:596KB

文档介绍
LNX 公司研制的 RX00103-005 采样率为 2GSPS,输入模拟信号带宽达到Р3GHz,动态范围大于 60dB,支持 VME 等标准工业接口[6]。受器件和技术的限制,当前的数字接收机研究主要集中在中频接收部分,然Р而随着 ADC 器件与数字信号处理器件的发展,采样向射频靠近,大带宽、高灵敏度、大动态范围是数字接收机的发展趋势。而在这一发展过程中起着决定作用的则是关键器件性能的提高、中频采样和数字滤波技术的进步。Р1.2.1 关键器件发展现状Р数字中频接收机关键器件如 ADC、FPGA 近年来的迅速发展,推动了数字接收机技术水平的提高。采样率达到 GSPS 的 ADC 器件越来越普及[7],而信号处理器件 FPGA 与 DSP 在运算能力与传输速度上也有较大提高,以 Xilinx 公司的 Virtex-5 系列 FPGA 为例,其基于 65nm 工艺,可工作在 550MHz 频率,具备最快 6.5Gbps 的串行传输速率,在总线方面可以执行高达 1.25Gbps 的 LVDS 串行总线传输能力;内置的 DSP48E 模块可工作在 500MHz 频率,并行运算能力峰值达 192GFLOPS。下面给出 ADC 与 FPGA 器件的最新进展。Р1、ADC 器件最新进展РADC 的性能指标主要包括采样率、分辨力、信号噪声失调比(SINAD)、有效位数(ENOB)、无杂散动态范围等。典型器件[8]-[13]性能如表 1.1 所示。Р2、FPGA 器件最新进展Р传统衡量 FPGA 性能的指标主要为工作频率,逻辑资源块的大小。随着信号处理及互联的需要,FPGA 中内嵌的 DSP 单元,高速串行传输端点等进一步模糊了 FPGA 与 DSP 的界限,为复杂高性能算法的实现提供了可能,集成了处理器软/ 硬核的 FPGA 更是实现片上系统(SOC)的基础。这些将使得工程人员可以设计出一

收藏

分享

举报
下载此文档