真;4、利用分频电路的特性以弥补单元在某频段里的声缺陷5、将各频段圆滑平顺地对接起来。Р 假如计数器输入的频率fo则Qo,Q1,Q2,Q3端输出脉冲的频率依次为1/2fo 1/4fo 1/8fo 1/16fo 本设计分频电路采用的是10分频,即1/10。由于分频器的4位输出对应16种状态,每种状态是依次先后输出的,即不同状态对应不同的时间位置,而串并变换器输出两种状态,且串并变换器输出的4种状态与分频器的12种状态中的两种状态相同. Р 由于本设计中需要1s、0.1s、10ms、1ms四个闸门时间(频率分别为1HZ,10HZ,100HZ,1000HZ),555振荡器产生1000HZ,周期为1ms的脉冲信号,需经分频才能得到其他三个周期的闸门信号,可采用74LS160分别经过一级、二级、三级10分频得到。Р1.555振荡器产生的脉冲信号经由整形放大电路输入到74LS160(U4)到74LS160(U3)得到10ms的闸门时间. Р 2.再由74LS160(U3)到74LS160(U2)得到0.1s的闸门时间. Р3.最后由74LS160(U2)到74LS160(U1)得到1s的闸门时间.Р 计数器上面的接线连接的是锁存器,详见总电路图Р 图8 分频电路Р3.6 显示器Р该部分电路是由74LS138译码器和数码管组成的。用来显示所测频率,信号通过译码器输入到数码管,然后显示。74138是一种3线—8线译码器,三个输入端CBA共有8种状态组合(000—111),可译出8个输出信号Y0—Y7。Р这种译码器设有三个使能输入端,当G2A与G2B均为0,且G1为1时,译码器处于工作状态,输出低电平。当译码器被禁止时,输出高电平。74138的输出是低电平有效,故实现逻辑功能时,输出端不可接或门及或非门,使能端G1为高电平有效,/G2,/G3为低电平有效,当其中一个为低电平,输出端全部为1。
全文预览
