性方程 C.状态转换图 D.状态转换卡诺图Р为实现将JK触发器转换为D触发器,应使。РA.J=D,K= B. K=D,J= C.J=K=D D.J=K=Р二、判断题(正确打√,错误的打×)РD触发器的特性方程为Qn+1=D,与Qn无关,所以它没有记忆功能。( )РRS触发器的约束条件RS=0表示不允许出现R=S=1的输入。( )Р主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。( )Р若要实现一个可暂停的一位二进制计数器,控制信号A=0计数,A=1保持,可选用T触发器,且令T=A。(×)Р由两个TTL或非门构成的基本RS触发器,当R=S=0时,触发器的状态为不定( )。Р对边沿JK触发器,在CP为高电平期间,当J=K=1时,状态会翻转一次。( )Р三、填空题Р1.触发器有个稳态,存储8位二进制信息要个触发器。Р2.一个基本RS触发器在正常工作时,它的约束条件是+=1,则它不允许输入= 且= 的信号。Р3.触发器有两个互补的输出端Q、,定义触发器的1状态为,0状态为,可见触发器的状态指的是端的状态。Р4.一个基本RS触发器在正常工作时,不允许输入R=S=1的信号,因此它的约束条件是。Р第四章答案Р选择题РBРCРDРBDРADРCРCРABDEРACDEРBCDРBCEРDРDРABCDРAР判断题Р1.× 2.√ 3.√ 4.×Р5.× 5.× Р填空题Р1.2 8Р2.0 0 Р3.Q=1、=0 Q=0、=1 QР4.RS=0Р第四章时序逻辑电路(分析与设计)Р一、选择题Р1.同步计数器和异步计数器比较,同步计数器的显著优点是 A 。РA.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP控制。Р2.把一个五进制计数器与一个四进制计数器串联可得到 D 进制计数器。РA.4 B.5 C.9 D.20Р3.下列逻辑电路中为时序逻辑电路的是 C 。
全文预览
