个图中的数字分别与这10个管脚一一对应。Р报警电路Р应用门控电路和喇叭电路实现当秒十位和秒个位的同时显示0时发出喇叭报警的声音以达到提示的作用。如图4.4。Р图4.4 报警电路Р控制电路Р控制电路:利用数电中的与非门、或门等基本门电路实现启动、暂停、连续控制,并添加防抖动电路,避免机械开关的机械振动不适合反应速度极快的门控制电路而发生误操作.如图5.5。Р图4.5 控制开关Р下载电路РAltera器件MasterBlaster编程下载电缆提供两种下载模式:Р1.PS(被动串行)模式:Quartus_II软件可以对单个FLEX10K、FLEX6000或FLEX8000系列器件在PS模式下进行配置。器件配置文件为SRAM目标文件(.sof),该文件是Quartus_II编译器在项目编译时自动产生。Р2. JTAG模式:Quartus_II软件可以对单个FLEX10K器件在JTAG模式下进行配置。器件配置文件为SRAM目标文件(.sof),该文件直接下载到目标器件中去。Р本实验中用得是JTAG模式,在JTAG模式下,器件配置是通过JTAG引脚TCK、TMS、TDI和TDO完成的。其电路图如图4.6:Р图4.6 JTAG电路图РCPLD器件РCPLD器件选择Altera公司EPM7032芯片。该芯片集成有1万个等效逻辑门,含有572个逻辑单元(LEs)、72个逻辑阵列块(LABs)、3个嵌入式阵列块(EABs),并具有720个片内寄存器,可以在不占用内部资源的条件下实现6144bit的片内存储器;内部模块间采用高速、延时可预测的快速通道连接;逻辑单元间具有高速、高扇出的级联链和快速进位链;片内还有三态网络和6个全局时钟、4个全局清零信号以及丰富的I/O资源;每个I/O引脚可以选择为三态控制或集电极开路输出,可以通过编程控制每个I/O引脚的速度以及I/O寄存器的使用。其引脚图如图4.
全文预览