两组8个LED灯反映出来。另外,为周边板提供电源和数据接口的插针也要设计出来。如果将各模块直接用线连起来会很复杂,因此采用网标的连接方式。Р图3-8 收端主图РD/A变换图如图3-9所示,采用的D/A芯片是DAC0830。它受控于FPGA的DAC_STROBE端口,负责将第一路码转换为模拟信号并输出到外部接口。0.1uF的滤波电容也是必要的。Р图3-9 D/A变换图Р3.4 FPGA的设计流程Р电路的原理图画好后,便可以根据各模块的特点,性能和限制条件来设计FPGA了。FPGA设计分为设计输入、综合、功能仿真(前仿真)、实现、时序仿真(后仿真)、配置下载等六个步骤,设计流程如图3-10所示。Р图3-10 FPGA设计流程Р下面分别介绍各个设计步骤。Р3.4.1 设计输入Р设计输入包括使用硬件描述语言HDL、状态图与原理图输入三种方式。HDL设计方式是现今设计大规模数字集成电路的良好形式,除IEEE标准中VHDL与Verilog HDL两种形式外,尚有各自FPGA厂家推出的专用语言,如Quartus下的AHDL。HDL语言描述在状态机、控制逻辑、总线功能方面较强,使其描述的电路能特定综合器(piler II或FPGA Express)作用下以具体硬件单元较好地实现;而原理图输入在顶层设计、数据通路逻辑、手工最优化电路等方面具有图形化强、单元节俭、功能明确等特点,另外,在Altera公司Quartus软件环境下,可以使用Momory Editor对内部memory进行直接编辑置入数据。常用方式是以HDL语言为主,原理图为辅,进行混合设计以发挥二者各自特色。Р通常,FPGA厂商软件与第三方软件设有接口,可以把第三方设计文件导入进行处理。如Quartus与Foundation都可以把EDIF网表作为输入网表而直接进行布局布线,布局布线后,可再将生成的相应文件交给第三方进行后续处理。
全文预览
