LOC=P53РB5РLOC=P54РB6РLOC=P55РB7РLOC=P56РC0РLOC=P63Р2.1.3编译、综合、适配Р利用Xilinx编译器对顶层图形文件进行编译、综合、优化、逻辑分割、适配和布线,生成可供时序仿真的文件和器件下载编程文件。Р2.2 功能模块的设计与实现Р八位超前进位加法器采用Schematic设计输入方式,由2个四位超前进位加法器构成,四位超前进位加法器的内部采用门电路设计并引入了进位传递函数Pi和进位产生函数Gi的概念。Р2.2四位超前进位加法器模块的设计与实现Р根据上面在1.1中讲述的四位超前进位加法器的设计原理那样,四位超前进位加法器的实现是建立在进位C1,C2,C3,C4的基础之上的。Р所以,由于上面第1章第1节中关于进位C1,C2,C3,C4已经进行了详细的讲述,根据式(1)、(2)、(3)、(4)可以画出四位超前进位加法器的逻辑图。Р九个输入分别用表示A0、A1、A2、A3、B0、B1、B2、B3、C0,输出用F0、F1、F2、F3、C4表示,形成的Schematic四位加法器芯片用ASD来命名。四位超前进位加法器的逻辑图如图2.2所示:Р创建Schematic原理图(及四位超前进位加法器的逻辑图)Р Р图2.2 四位超前进位加法器的逻辑图Р(2)功能仿真Р对创建的四位超前进位加法器(ASD)进行功能仿真,验证其功能的正确性,可用Xilinx编译器的Simulator模块实现。则РA3A2A1A0+B3B2B1B0+C0=C4F3F2F1F0Р四位超前进位加法器的结果图、波形仿真图如2.3、2.4所示,将两个图的结果与理论计算结果进行比较验证,由此判断四位超前进位加法器(ASD)的设计是否正确,若两个图的结果与理论计算结果一致,那么说明四位超前进位加法器的设计完全正确。四位超前进位加法器的结果图、波形仿真图如图2.3、2.4所示:
全文预览
