存器ST中。РRRDР读寄存器组R0~R3,寄存器R?的选择由指令的最低两位决定。РRWRР写寄存器组R0~R3,寄存器R?的选择由指令的最低两位决定。РCNР==0不带进位。РFENР将标志位存入ALU内部的标志寄存器。РX2РX2、X1、X0三位组合来译码选择将数据送到DBUS上的寄存器。РX1РX0РWENР将数据总线DBUS的值打入工作寄存器W中。РAENР将数据总线DBUS的值打入累加器A中。РS2РS2、S1、S0三位组合决定ALU做何种运算。РS1РS0РCOP2000中有7个寄存器可以向数据总线输出数据, 但在某一特定时刻只能有一个寄存器输出数据. 由X2,X1,X0决定那一个寄存器输出数据,如表3所示。Р表3 寄存器输出РX2 X1 X0Р输出寄存器Р0 0 0РIN_OE 外部输入门Р0 0 1РIA_OE 中断向量Р0 1 0РST_OE 堆栈寄存器Р0 1 1РPC_OE PC寄存器Р1 0 0РD_OE 直通门Р1 0 1РR_OE 右移门Р1 1 0РL_OE 左移门Р1 1 1Р没有输出РCOP2000中的运算器由一片EPLD实现. 有8种运算, 通过S2,S1,S0来选择。运算数据由寄存器A及寄存器W给出, 运算结果输出到直通门D,如表4所示。Р表4 直通门D输出РS2 S1 S0Р功能Р0 0 0РA+W 加Р0 0 1РA-W 减Р0 1 0РA|W 或Р0 1 1РA&W 与Р1 0 0РA+W+C 带进位加Р1 0 1РA-W-C 带进位减Р1 1 0Р~A A取反Р1 1 1РA 输出AР4.2设计过程与步骤Р1. 计算机中实现乘法和除法的算法流程与相应的硬件实现原理Р(1)无符号乘法Р①算法流程如图3所示:Р Р图3 乘法流程图Р②硬件原理如图4所示:Р图4 乘法原理框图Р(2)无符号除法Р①算法流程如图5所示:Р图5 除法流程图
全文预览
